脑电分类装进纯逻辑电路，模型体积缩小14倍
一项预印本研究评估可微分逻辑门网络（Diff-Logic）作为资源受限脑机接口的低延迟EEG分类硬件方案，将模型编译为纯布尔电路。研究在4个EEG数据集、2类任务（二分类痴呆筛查与3分类情绪识别）上，将Diff-Logic与等容量的多层感知机（MLP）和二值神经网络基线进行对比。研究者称，Diff-Logic在痴呆筛查上取得80.2%的Macro F1，较MLP基线高6.8%；在功耗受限设备上部署时MLP延迟高2.3倍、模型体积大14倍，而Diff-Logic推理时间在模型规模扩大10倍时几乎不变。该研究为预印本，尚未经过同行评审。